미래 두뇌모방 지능형 시스템 반도체 혁신인재양성 사업단 Innovative Graduate Program for Future Brain-Inspired Intelligence System Semiconductor

-참석일: 2025. 02. 16. ~ 2025. 02. 20.

-학회 후기

2025년 2월 16일부터 20일까지 미국 샌프란시스코 Marriott Marquis 호텔에서 개최된 **ISSCC 2025 (IEEE International Solid-State Circuits Conference)**에 참석하였다. ISSCC는 반도체 회로 분야에서 세계적으로 가장 권위 있는 학회 중 하나로, 최신 연구 동향과 혁신적인 회로 설계 기술들이 발표되는 자리다. 이처럼 수준 높은 국제 학술대회에서 논문을 발표할 수 있었던 것은 매우 영광스러운 경험이었으며, 많은 연구자들과 교류할 수 있는 소중한 기회였다.

내가 발표한 Analog LDO 관련 세션 외에도, Advanced Power Management Architectures for Scalable SoCs와 같은 다양한 튜토리얼과 세션에 참여하였다. 특히 SoC 내에서의 전력 관리 문제와 고온 환경에서의 회로 동작 안정성 문제를 다루는 발표들이 인상 깊었다. 본인의 연구 주제와 밀접하게 관련된 내용들이 많아 큰 자극이 되었으며, 업계와 학계에서 바라보는 실제 문제의식에 대해 이해를 넓힐 수 있었다.

또한 학회장에서 우연히 학부 시절 교재의 저자를 직접 보게 되어 매우 신기하고 뜻깊었다. 세계 각지의 연구자들이 한자리에 모여 열정적으로 지식을 공유하고 토론하는 모습은 앞으로의 연구 활동에 큰 동기부여가 되었다.

-발표 후기

이번 학회에서 발표한 논문의 제목은 **“A 2A Fully Analog Distribution LDO with Noise Immunity for a SoC”**이다. 본 논문에서는 고온으로 인한 SoC의 성능 저하 문제를 해결하기 위한 전류 분산형 LDO (DISLDO)를 제안하였다. 특히, 기존 디지털 방식의 DISLDO가 가지는 출력 리플, 정전류 효율 저하, 전력선 기생저항에 따른 불균형 등의 한계를 극복하고자, 완전 아날로그 방식의 구조를 기반으로 하면서도 SoC의 노이즈 환경에서도 견딜 수 있는 새로운 아키텍처를 설계하였다.

이 구조는 전력 트랜지스터들이 포화 영역에서 동작함으로써 전류원을 기반으로 한 안정적인 분산이 가능하며, 이는 전력선 간 기생저항의 영향을 받지 않기 때문에 SoC 내부의 다양한 물리적 제약 조건에서도 우수한 성능을 낼 수 있다.

직접 발표한 첫 번째 국제 학술대회였기 때문에 긴장감은 있었고, 발표를 준비하면서 느꼈던 책임감도 컸다. 하지만 준비한 내용을 차분히 설명하다 보니 발표가 매끄럽게 진행되었고, 이후 Q&A 시간에는 다양한 시각에서의 질문을 받을 수 있어 내 회로 설계에 대해 다시 한번 돌아보는 계기가 되었다.

ISSCC는 발표자와 청중 간의 상호작용이 활발하고, 발표 분위기 역시 생각보다 자유로워 발표 부담을 덜 수 있었다. 다음에도 이런 기회가 주어진다면, 더 많은 준비와 연습을 통해 깊이 있는 논의와 활발한 교류를 이어나가고 싶다.