-참석일: 2024년 8월 19일 – 8월 22일
-학회 후기
2024년 8월 19일부터 22일까지 일본에서 삿포로에서 개최된 21st International SoC Design Conference (ISOCC 2024) 학회에 참여했습니다. ISOCC 2024는 집적회로 설계 분야의 국제 학회로 반도체,
SoC, VLSI 설계에 관심 있는 연구자, 엔지니어 및 전문가들이 지정된 분야의 간략한
논문을 발표하는 conference입니다. 이번 학회에서는
아날로그 및 디지털 회로와 시스템 설계, 이론, 시뮬레이션, 모델링, 실험 구현 및 경험, 그리고
시스템 온 칩 분야의 신기술 등 다양한 주제의 기술 논문이 발표되었습니다. 다양한 세션과 튜토리얼에
참석하며 많은 것을 배울 수 있었습니다. 특히, 아날로그
회로 설계 분야에서의 최신 기술 트렌드와 관련된 발표는 저의 연구 방향에 도움을 주었습니다.
-발표 후기
Revolutionizing Semiconductor Systems: Next-Gen Intelligent Design and Implementation 세션에서 “Write Bias Scheme Optimization of Ferroelectric Field-Effect-Transistor (FeFET) Synapse for Accurate On-chip Training”이라는 주제로 구두 발표를 진행하였습니다. 해당 발표에서는 FeFET 시냅스의 쓰기 바이어스 스킴을 최적화하여 D2D 변동에서도 온칩 훈련의 정확도을 향상시키는 방법을 발표했습니다. 특히, FeFET의 장치 간 변동을 고려한 온칩 훈련의 정확성을 90% 이상으로 향상시킬 수 있다는 점은 청중의 큰 관심을 끌었습니다. 발표 후에는 여러 분야의 전문가들과 교류하며 피드백을 받을 수 있었고, 이는 앞으로의 연구 방향을 설정하는 데 큰 도움이 되었습니다. 다양한 의견을 통해 많은 것을 배울 수 있는 소중한 시간이었습니다. 앞으로도 이러한 기회를 통해 연구를 더욱 발전시켜 나가고자 합니다.