수상·소식
- 관리자
- 2025.04.02
- 4
홍성완 교수 연구팀, 회로설계 분야 Top Conference ‘VLSI 2025’ 3편 Accepted
(왼쪽부터) 조주미 남상윤 정현우 박사과정, 전자공학과 홍성완 교수
본교 전자공학과 조주미, 남상윤, 정현우 박사과정(지도교수 홍성완)이 아날로그 회로설계 분야 최고 학회 ‘IEEE Symposium on VLSI Technology and Circuits (VLSI) 2025’에서 논문 각각 1편씩 총 3편 채택되었다.
VLSI conference는 technology 부문과 circuit 부문이 각각 1981년, 1987년 처음 개최되었으며, 반도체 회로 설계부터 첨단 소자 기술까지 아우르는 국제 최고 권위의 학회이다. 현재 ISSCC와 더불어 반도체 분야를 선도하는 ‘양대 산맥’으로 평가받고 있다.
조주미 박사과정생의 논문 제목은 “2,771% Power Improvement Triple-source Ground-symmetric Pile-up Resonant Energy Harvester”이며, piezoelectric transducer (PZT), photovoltaic (PV) cell, thermoelectric generator (TEG)의 세 가지 energy sources로부터 동시에 에너지를 추출할 수 있는 다중 에너지 수확 회로, Triple-source Ground-symmetric Pile-up Resonant (TGPR) energy harvester를 설계하였다. 기존 연구에서는 트랜지스터의 최대 허용 전압으로 인해 특히 PZT에서 추출할 수 있는 전력이 제한되는 문제가 있었다. 본 논문은 ground-symmetric 구조를 적용하여 PZT 양단의 전압 진폭을 최대 허용 전압의 두 배까지 증가시킬 수 있는 회로를 제안하였다.
제안된 TGPR 구조는 multiple energy sources로부터 높은 효율로 에너지를 수확할 수 있으며, 기존 방식인 full-bridge rectifier에 비해 power extraction 성능이 2,771% 향상되었고, 총 887 μW의 출력을 달성하였다.
남상윤 박사과정생의 논문 제목은 "A 0.087 fs FOM Current-mirror-based Analog-assisted Digital LDO with VO Ripple Optimization."이며, 본 논문에서 CPU 혹은 GPU와 같은 SoC 내부에서 전원을 공급하되 기존 Digital LDO와 Analog LDO의 장점을 결합하여 동작하는 새로운 구조의 Analog-assisted Digital LDO를 제안하였다.
해당 구조에서는 최근 논문 대비 가장 작은 capacitor와 낮은 clock frequency를 사용하여 cost를 줄이면서, 빠른 transient response와 매우 작은 출력 전압 ripple을 보여 기존 Digital LDO의 bottleneck을 해결하였다.
정현우 박사과정생의 논문제목은 "A Gm-Boosted 3-stage Amplifier with Gain-Enhancing Feedforward Path for CL of 40-160nF"이며, 공정 미세화에 따라 트랜지스터의 공급 전압과 고유 이득이 감소하면서 발생하는 아날로그 증폭기의 한계를 극복하기 위해, Gain-Enhancing Feedforward Path(GE-FFP)와 Gm-Boost 기법을 적용한 3단 증폭기(3-stage amplifier)를 설계하였다.
해당 증폭기는 1V의 저전압 환경에서도 작동하며, 40~160nF의 대용량 부하 커패시턴스를 1.4MHz 이상의 넓은 이득 대역폭(Gain Bandwidth)에서 안정적으로 구동할 수 있도록 설계되었다.